来源：内容来自半导体行业观察综合，谢谢。


据路透社报道，总部位于加利福尼亚州圣克拉拉的半导体制造工具制造商应用材料公司（Applied Materials Inc）周一推出了一项旨在缓解计算机芯片速度瓶颈的新技术。

报道指出，计算机芯片由称为晶体管的开关组成，可帮助它们执行1和0的数字逻辑。但是这些晶体管必须与导电金属连接在一起才能发送和接收电信号。而这种金属通常是钨，芯片制造商之所以选择这种金属，是因为它具有低电阻并且可以使电子快速移动。

在应用材料的官方新闻稿中表示，尽管光刻技术的发展已帮助缩小了晶体管的接触通孔，但用接触金属填充通孔的传统方法已成为PPAC的关键瓶颈。

公告表示，传统上，晶体管接触是在多层工艺中形成的。接触孔首先衬有氮化钛制成的粘合和阻挡层，然后沉积成核层，最后剩余空间填充了钨，由于其低电阻率，钨是首选的接触金属。

但到了7nm的节点，接触孔的直径仅约20nm。衬里势垒层和成核层约占通孔体积的75％，而钨仅占体积的25％左右。细的钨丝具有很高的接触电阻，这会成为PPAC和进一步2D缩放的主要瓶颈。

“随着EUV的到来，我们需要解决一些关键的材料工程挑战，以使2D缩放继续进行，” VLSIresearch董事长兼首席执行官Dan Hutcheson说。线性阻隔剂已经成为我们行业中等同于动脉粥样斑块的产品，使芯片失去了达到最佳性能所需的电子流。应用材料公司的选择性钨是我们一直在等待的突破。”

据报道，如果在连接区域所需的钨之前涂上其他几种材料。这些其他材料增加了电阻并减慢了连接速度。应用材料公司周一表示，它已经开发出一种新工艺，从而消除了对其他材料的需求，并且仅在连接处使用钨，从而加快了连接速度。

应用材料指出，公司选择性钨技术（选择性钨技术）是一种集成材料解决方案，它在原始的高真空环境中结合了多种工艺技术，该环境比洁净室本身的清洁度高很多倍。对芯片进行原子级表面处理，并采用独特的沉积工艺，以便在接触通孔中选择性沉积钨原子，从而形成完美的自下而上填充，而不会产生分层，接缝或空隙。 

Applied公司半导体产品部门副总裁Kevin Moraes在一份声明中说，芯片特征“变得越来越小，以至于我们达到了常规材料和材料工程技术的物理极限。”

Applied表示，已经签署了这项技术的“全球多个领先客户”，但没有透露他们的名字。

应用材料公司推出15年来在互连科技中最大的材料变革


在2014年，应用材料推出了他们认为在互连科技中15年来的最大变革。

应用材料公司推出Applied EnduraVolta CVD Cobalt 系统，这是现今唯一一款在逻辑芯片铜互连工艺中能够通过化学气相沉积实现钴薄膜的系统。钴薄膜在铜工艺有两种应用，平整衬垫（Liner）与选择性覆盖层（Capping Layer），将铜互连的可靠性提高了一个数量级。这一应用是15年来铜互连技术材料方面最显著改变。

应用材料公司执行副总裁兼半导体事业部总经理Randhir Thakur博士指出：“对于器件生产商来说，芯片中连接着上亿个晶体管线路，连线的性能与可靠性是极其重要的。随着摩尔定律的推进，线路尺寸越来越小，减少影响器件工作的空隙与防止电迁移失效就显得更加必要”。基于应用材料公司业界领先的精密材料工程技术所建立的Endura Volta 系统，可通过提供以CVD为基础的平整衬垫与选择性覆盖层，克服了良率极限，帮助我们的客户将铜互连技术推进到28纳米及以下。

基于Endura Volta CVD系统的钴工艺包括两个主要的工艺步骤。第一步是沉积一层平整的薄钴衬垫膜，相对于典型的铜互连工艺，钴的应用可为有限的互连区域填充铜提供更大的空间。这一步骤通过在同一平台，超高真空下整合预清洗（Pre-clean）/ 阻挡层（, PVD Barrier）/ 钴衬垫层（CVD Liner）/ 铜种子层（Cu Seed）制程，以改进器件的性能与良率。

第二个步骤在铜化学机械研磨（Cu CMP）之后，沉积一层选择性CVD 钴覆盖膜，改善接触界面，进而提高器件的可靠性，可达到80倍。

应用材料公司副总裁兼金属沉积产品事业部总经理Sundar Ramamurthy博士指出：“应用材料公司独特的CVD 钴制程是一种基于材料创新的解决方案。在近十年的开发中取得的这些材料与制程的创新，正在被我们的客户接受并用于制造高性能移动与服务器芯片。

路过
雷人
握手
鲜花
鸡蛋
上一篇：新基建，“芯”机遇下一篇：年生产78万片半导体芯片，英诺赛科氮化镓项目预计明年Q2量产
返回顶部