硅上的多通道三栅极III-氮化物高电子迁移率晶体管

目前瑞士和中国的研究人员共同制造出具有五个III族氮化物半导体沟道能级的三栅极金属氧化物半导体高电子迁移率晶体管，从而提高了静电控制和驱动电流。

瑞士洛桑联邦理工学院（EPFL）和中国的Enkris半导体公司所制造的材料结构由5个平行层组成，包括10nm氮化铝镓（AlGaN）阻挡层，1nm AlN间隔层和10nm GaN沟道（图1）。其中阻挡层是以5x1018/cm3的部分水平掺杂硅以增强导电性。

图1:（a）多沟道三栅AlGaN / GaN MOSHEMT的示意图。（b）三栅区的横截面示意图。插图：多通道异质结构。（c）等效电路。（d）三栅区域的横截面扫描电子显微镜图像，倾斜52°。

在五个平行的薄二维电子气（2DEG）通道上的霍尔测量给出了薄层电阻为230Ω/平方，具有1.5x1013/cm2的载流子密度和1820cm2/V-s迁移率（μ）。有效电阻率（ρeff）为2.4mΩ-cm，但总厚度（ttot）较小。该团队称：“小的ρeff和高迁移率对于降低RON至关重要，总厚度较薄，有助于静电栅极控制和器件制造（高纵横比鳍片的刻蚀以及在它们周围形成电极可能会具有挑战性。）”

通过电感耦合刻蚀实现了三栅极结构，深度为200nm。欧姆源极/漏极触点由退火的钛/铝/钛/镍/金组成。栅极堆叠是25nm原子层沉积（ALD）二氧化硅绝缘体和镍/金电极。

一个器件的栅极长度为51μm：50μm的鳍片长度+2x0.5μm的源极和漏极延伸。而通道电流的控制受到鳍片宽度的影响。特别是，对于宽鳍片来说，它对较深通道的控制是缓慢的。当宽度大于200nm时，跨导显示出五个峰（每个通道一个峰 ）。峰值以40nm宽度合并。40nm器件显示出-0.08V的小负阈值，改善了101mV /十倍的亚阈值摆幅和29.5mS / mm的峰值跨导。

当然，减小鳍片宽度往往会降低导通状态下的漏极电流。多个通道在一定程度上弥补了这一点。随着单通道器件中鳍片宽度的减小，最大电流稳定下降，而对于五个通道，只有宽度小于200nm时才会出现明显的影响。对于100nm宽的鳍片，单通道电流相对于平面栅极减少了41％; 5通道减少仅为12％。

研究人员解释道，“多通道结构极大地减轻了三栅极（MOS）HEMT中的电子 - 电子和侧壁散射。”单通道器件中的电子紧密堆积，增加了电子 - 电子碰撞的速率，从而增加了电阻；而进一步阻力来自更多电子撞击鳍片侧壁。多通道结构则减少了单独通道中的电子拥挤。

高压MOSHEMT，其栅极漏极间距为10μm，鳍片为700nm长，100nm宽，鳍片之间的间距为100nm，填充因子为50％。栅极金属向源极延伸0.5μm，在漏极方向延伸1.3μm，总长度为2.5μm。

制造两个具有相似尺寸的单通道参考器件：一个具有平面，另一个具有三栅极结构。这些参考器件中的阻挡层是GaN沟道上典型的20nm Al0.25Ga0.75N 。

多通道三栅极器件的导通电阻降低（图2），与单通道三栅极基准相比，导通电阻几乎为一半，最大漏极电流增加了三倍以上。通过器件宽度归一化，多通道MOSHEMT的导通电阻为6.0Ω-mm，而单通道器件的导通电阻为11.2Ω-mm。多通道和单通道最大漏极电流分别为797mA / mm和252mA / mm。

图2:（a）5V栅极电位（VG）时的输出特性和（b）5V漏极偏置（VD）下的传输特性，通过器件占位宽度进行归一化。（c）多通道三栅极晶体管的传输特性，在5V VD时具有20nm的鳍宽度和10％的填充因子。插图：两个鳍片长度（l）的阈值电压（VTH，1μA/ mm电流）与鳍片宽度（w）。（d）用浮动基板测量的多通道三栅极晶体管的典型断态击穿特性。

该团队称：“这些结果表明多通道三栅极技术可以降低晶体管在给定器件占位面积上的传导损耗，或者等效地在更小的器件占位面积内提供给定的电流额定值， 这对高效功率晶体管非常有益。“

与平面参考相比，多通道MOSHEMT的导通电阻降低了38％，最大漏电流增加了41％。与平面设置的100％相比，鳍片结构的填充系数为50％。

通过从平面基准移动到多通道鳍片MOSHEMT，阈值电压变得更正（从-7.6V变为-3.6V）。多通道器件的峰值跨导也增加了2.4倍（从66.1mS / mm到156.6mS / mm）。多通道MOSHEMT的开/关电流比约为1010。

研究人员利用20nm的鳍片宽度（700nm长度）实现了0.82V的正阈值电压，1μA/ mm。