技术向 | 浅谈SiC功率器件动态偏压可靠性测试

1.概述

SiC功率器件的动态特性及栅极长期可靠性问题存在诸多挑战，特别是其偏压温度不稳定性（Bias Temperature Instability，BTI）所引起的阈值电压Vth漂移问题更为复杂。因此，需要对SiC功率器件的可靠性进行测试，以保证其在应用端的稳定使用。

02

SiC功率器件可靠性问题

SiC MOSFET功率器件相关技术进步中最大的挑战就是产品的可靠性问题，其中，以阈值电压的漂移问题最为关键，这也是近年来行业所关注的焦点问题，更是评价SiC MOSFET产品技术可靠性水平的核心参数[1]。SiC的氧化物陷阱 (Not)以及可动离子 (Nm) 均会在一定程度上导致Vth漂移。氧化物陷阱包括近界面陷阱和体陷阱，其中近界面陷阱是导致阈值电压漂移的主要因素，主要与SiO2层的热生长工艺有关，在热氧化过程中近界面处会产生Si、O、C缺陷，N/P处理缺陷等各种缺陷间接导致Vth变化[2]。可动离子大多由工艺过程污染产生，主要以氧化层表面的Na+和K+等离子形式存在，通常在200℃的情况下才会被激活，进而在电场驱动下产生迁移，引起Vth改变[3]。此外，由于SiC和Si的晶体结构本身差异，与Si器件相比，SiC器件SiC/SiO2界面会存在大量的界面态，一方面会直接对沟道载流子进行捕获从而引起Vth漂移，另一方面，会促使载流子隧穿到氧化物中，被氧化物陷阱捕获，进而增加Vth漂移[4-5]。目前，陷阱类缺陷到还没有很好的解决办法，常温下导致阈值电压漂移的主要因素为氧化物近界面陷阱和SiC/SiO2界面陷阱[6]。此外，虽然通过控制工艺污染可以在一定程度上解决可动离子引起的阈值电压漂移，但仍需注意可动离子在高温情况下被激活的特点。SiC的这些特性会引起阈值电压在不同温度、不同应力以及不同环境条件下发生较为明显的漂移，进而影响SiC器件在系统应用上的可靠性[7]。

偏压温度不稳定性（BTI）试验主要用于评估随着时间的推移，栅极偏压和温度对阈值电压稳定性的影响。在《英飞凌如何控制和保证基于SiC的功率半导体器件的可靠性》白皮书中，很多实验事实表明，在特定的交流栅极应力条件（AC）下，SiC功率半导体器件的参数漂移可能超过施加标准直流栅极应力（DC）后的典型值。在交流栅极应力条件（AC）下，随着开关频率、关断电压、开通电压以及温度的变化，Vth均会发生不同程度的漂移。同时，在其持续1年的开关频率加速 AC 栅极应力实验过程中发现，Vth的漂移效应在长时间的实验条件作用下会出现饱和现象。大量的SiC可靠性实验现象和实验研究结论引发了越来越多的行业关注。但是，业内没有一套广泛公认的SiC功率器件可靠性测试的方法，相关的测试标准和规范也在逐步完善中。

图1 Vth在不同实验条件下的漂移情况[8]

3.SiC功率器件可靠性测试规范

当前，SiC可靠性测试的主要依据规范和标准有：AQG 324, AEC-Q101，JEDEC JEP184等。国内的各研究机构，公司，团体所提出的可靠性测试标准也都基本参考以上标准。其中，AQG 324是汽车功率模块的开发过程中有较为重要的测试标准，它是欧洲电力电子中心（European Center for Power Electronics）主导的测试标准。作为汽车功率模块的一个“门槛”标准，一般需要完成它要求的各项测试才能得到各大车企厂商的认可。AQG 324中主要的相关内容如下：

1）DGS（Dynamic gate stress）测试

DGS测试在测试过程中，会向DUT（待测器件）的栅极以矩形波信号形式施加应力信号，应力循环作用期间，会同时将DUT调整至所需的应力温度。按照规定的时间间隔要求，暂停施加应力，并测量DUT的Vth。DGS测试主要是用于检查多个SiC芯片并联不均流问题，检测模块Layout对SiC芯片动态Vth漂移、Rdson增加以及效率降低的影响。

2）DRB（Dynamic reverse bias）测试

DRB测试主要是通过高du/dt的作用，完成对器件内部钝化层结构的充放电，从而达到对SiC器件加速老化的目的。DRB测试能够较好的检测出SiC器件钝化层结构的缺陷，也能够发现生产过程中以及封装材料里的有害离子污染。因此，对于SiC功率器件来说，动态的反偏测试是强烈建议的。

3）DH3TRB（Dynamic high-humidity, high-temperature reverse bias）测试

DH3TRB测试是为了验证整个SiC器件结构的薄弱环节——难以完全密封的问题。半导体芯片和接合线位置的硅胶由于材料性质原因会被湿气进入并到达钝化层。器件的钝化层结构缺陷和芯片边缘密封中的弱点，在湿度的作用下，会受到负载的不同影响。同时，污染物也能够通过湿气传输转移到关键区域，进而导致器件失效。DH3TRB测试是针对于SiC器件附加的通用可靠性测试项目。目前，针对高du/dt条件下，SiC器件的薄弱环节能否被检测出来，相应的测试标准也仍在探索阶段[9]。

4. SiC功率器件动态偏压可靠性测试的挑战

参考行业的测试规范和标准，业内对SiC可靠性测试设备也提出了更高的要求。目前，SiC动态偏压可靠性测试在技术方面也存在着一些挑战：

1）兼顾“du/dt>1V/ns”和“驱动波形无过冲”的双重要求

SiC功率器件常规的栅极电压变化率一般在0.1V/ns~0.3V/ns的范围内。而参照上文的AQG 324标准，栅极可靠性试验的电压波形需要满足：驱动电压VGS的高电平为器件允许的最大电压值时，dVGS/dt应达到1V/ns，并且没有过冲。规范所要求的电压变化率是SiC功率器件在常规应用中的5-10倍。尤其，是SiC功率器件的Ciss较高时，需要驱动电路在10ns时间尺度内提供数安培的驱动电流，同时，还不能引起栅极电压波形过冲。常规SiC功率器件驱动电路无法满足如此高dVGS/dt速率要求，故需要对驱动电路进行特有设计。

图2 dVGS/dt实测波形

（Test by Firstack ME100DHTXB）

图3 驱动板卡

(From Firstack ME100DHTXB)

2）高精度漏电流的实时稳定性检测

在SiC功率器件的DHTGB、DHTRB、HTGB以及HTRB的实验测试中，需要实时监控栅-源极漏电流（IGSS）或漏-源极漏电流（IDSS）的变化趋势，监测漏电流的变化量是否超出允许范围（IGSS大于初始5倍则被判定为失效）。IGSS和IDSS均为微弱的电信号，传统的可靠性测试设备对IGSS和IDSS的测量一般采用外接高精度源表实现。用源表检测会带来两方面问题，一方面，在分时复用的过程中会限制IGSS和IDSS测量数据的实时刷新频率，不利于实时观察IGSS和IDSS的变化趋势。另一方面，源表测量接口与待测器件之间的引线长且测试回路大，长距离传输及大测试回路所引入的外部干扰容易影响测量数据的稳定性。

图4 IGSS、IDSS实测数据

（Test by Firstack ME100DHTXB）

3）老化应力实施与参数在线测试过程的耦合
在DHTGB、DHTRB的试验测试中，需要交叉进行可靠性试验过程与参数在线测量过程——一边实施脉冲电压，一边要对阈值电压、漏电流以及导通电阻等参数进行测量。这种老化与测试交叉进行的实验过程，会对测试电路的设计、测试电源的工作方式以及相应软件的测试功能提出较为严苛的要求。如何独立且快速地控制老化实验工况以及各参数测试工况，也是影响SiC功率器件可靠性测试的关键问题。

图5 动态老化与Vth测试交叉进行实验过程

（Test by Firstack ME100DHTXB）

图6 软件操作界面

（From Firstack DPowerTestDHTXB）

Firstack动态偏压可靠性设备ME100DHTXB通过分级开通关断驱动技术，参数精准表征技术，智能软件测试系统解决了以上3点挑战，帮助功率半导体厂家更好地评估SiC器件可靠性，为SiC器件开发和应用工程师提供高精度、高可靠性、智能化的测试解决方案。

图7 Firstack ME100DHTXB 设备

小结

本文主要对SiC功率器件动态偏压可靠性测试的相关问题进行了介绍，详细阐述了氧化物陷阱、可动离子以及SiC/SiO2界面态对SiC功率器件阈值电压漂移的影响。以AQG 342测试标准为例，具体地展示了SiC功率器件可靠性测试要求。同时，对SiC功率器件可靠性测试的一些技术挑战及Firstack解决方案进行了列举，可为SiC功率器件的可靠性测试提供一定参考。

参考文献

[1] Aichingera T，Rescherb G，Pobegen G.Threshold voltage peculiarities and bias temperature instabilities of SiC MOSFETS [J]. Microelectron Reliab，2018，80：68-78.

[2] LELIS A J, HABERSAT D B, GREEN R, et al. Twoway tunneling model of oxide trap charging and discharging in SiC MOSFETS[J]. Materials Science Forum, 2012(717-720): 465-468.

[3] BASSLER M, AFANAS'EV V V, PENSL G, et al.Degradation of 6H-SiC MOS capacitors operated at high temperatures[J]. Microelectronic Engineering, 1999, 48(1-4): 257-260.

[4] GURFINKEL M, XIONG H D, CHEUNG K P, et al.Characterization of Transient Gate Oxide Trapping in SiC MOSFETs Using Fast I-V Techniques[J]. IEEE Transactions on Electron Devices, 2008, 55(8): 2004-2012．

[5] 闫美存,张秋. SiC MOSFET 参数体系及测试方法研究[J]. 信息技术与标准化 , 2021(9): 25-34．

[6] MOGHADAM H A, DIMITRIJEV S, HAN J S, et al. Quantified density of active near interface oxide traps in 4H-SiC MOS capacitors[J]. Materials Science Forum, 2016(858):603-606.

[7] Santini T，Sebastien M，Florent M，et al. Gate oxide reliability assessment of a SiC MOSFET for high temperature aeronautic applications ［C］. Proceedings of IEEE ECCE Asia Downunder. Melbourne，VIC，Australia，2013：385-391.

[8] 《英飞凌如何控制和保证基于SiC的功率半导体器件的可靠性》白皮书，2020.07:18-20.

[9] 干货解读SiC Traction模块的可靠性基石AQG324,Bryan Lu，2023.07.24

来源： Firstack智能装备

*声明：本文由作者原创。文章内容系作者个人观点，宽禁带半导体技术创新联盟转载仅为了传达一种不同的观点，不代表本联盟对该观点赞同或支持，如果有任何异议，欢迎联系我们。