金属、绝缘层和其他半导体等不同材料之间的各种类型的电接触是构建器件结构的基础。β-Ga2O3等材料之间的不同接触类型和界面质量充分发挥β-Ga2O3材料的优点，目前 β-GA2O3均匀PN结的实现仍然是一个很大的挑战，其他p型材料具有相当大的Eg，如NiO和Cu2O，已应用于β-Ga2O3材料来制造异质结结构。需要指出的是，异质结器件包括异质结二极管、异质结势垒二极管和异质结场效应晶体管等，具有许多出色的功率性能。

一、氧化镓欧姆接触

金属和半导体之间的接触在界面处形成能量势垒，该势垒可实现静电屏蔽，促进电气隔离和器件中的单向传导。在界面上形成肖特基势垒是电子器件设计和制造的一个关键方面。控制和优化这些势垒对于定制半导体器件的电气特性和功能至关重要。肖特基势垒及其对器件性能的影响对于实现所需的电气行为和最大限度地提高电子系统的效率至关重要。欧姆接触在通过降低肖特基势垒的高度和界面处的隧穿宽度来实现整体器件电阻降低，从而在功率和频率方面提高器件性能。

为了降低电阻以提高功率性能，需要实现低接触电阻，这是功率器件开发中的关键挑战。但是，与窄禁带材料相比，宽禁带β-Ga2O3形成欧姆触更具挑战性，其触触势垒高度直接由与半导体接触的金属类型决定。目前，Ti已成为在β-Ga2O3中实现低欧姆接触特性的最佳接触材料，其功函数低，对β-Ga2O3的附着力强，与氮化镓系统类似，仅通过退火Ti来形成稳定可靠的欧姆接触电极并不总是可行的。有时，需要掺入高导电性和抗氧化性的金层，防止上层金属扩散到金半界面反应中的阻隔层金属Ni，以及同样具有低功功能的封盖层金属Al。β-Ga2O3的优势在于与 Ti 在低温度下发生反应，这使得在没有复杂的多层金属结构的情况下实现所需电阻成为可能。

表1 一些β-Ga2O3欧姆接触总结

表面预处理过程在金属沉积之前进行，通过对材料表面进行高能粒子轰击或通过反应离子蚀刻，实现材料表面产生空位。这些空位可以促进β-Ga2O3中欧姆接触的形成。β-Ga2O3材料在氩等离子体轰击下30 s，沉积 Ti/Al/Au后表现出欧姆接触特性（Rc= 0.95 Ω mm），而未暴露于 Ar 等离子体轰击的器件表现出肖特基接触特性。采用了BCl3和 Ar的混合物在 β-Ga2O3表面上进行 1 分钟的 RIE 刻蚀。沉积Ti/Au后，未进行RIE处理的器件表现出肖特基接触特性，而经过RIE处理的器件表现出欧姆接触特性。

图1 β-Ga2O3 FET的输出特性曲线

金半接触产生的肖特基势垒的耗尽宽度显着影响电阻的值。金属在β-Ga2O3表面上沉积，然后在惰性气体环境中进行高温退火，半导体和金属之间形成合金，从而减小肖特基势垒宽度并有效降低接触电阻。在高温氩气环境中退火可以实现β-Ga2O3和 Ti/Au 系统之间的欧姆接触。当温度超过400°C时，Ti开始与β-Ga2O3反应形成合金，提高欧姆接触性能。然而，当温度超过500°C时，绝缘TiOx表面周围形成氧化层，导致电阻增加。

图2 β-Ga2O3 退火后接触特征

根据泊松方程，耗尽宽度将随着掺杂浓度的增加而减小，因此电子穿过金半界面隧穿的可能性将增加。如前所述，β-Ga2O3金半系统的欧姆接触特性对隧穿效应有很强的依赖性，隧道电流的增加对于实现欧姆接触是可取的。外延层中的高浓度n型掺杂可以通过控制外延生长过程中的气体比或改变目标材料比来实现。因此，它是在源极和漏极区域应用MBE或PLD再生外延技术的路线图。欧姆接触区处的重掺杂n型层有利于实现出色的导通特性。同时，通过高浓度Si离子、Sn离子和Ge离子的离子注入实现良好的欧姆接触也是可行的。然而，高剂量离子注入会引起晶格损伤，需要长时间的高温退火才能恢复晶格和杂质活化。长时间的高温退火反过来又会导致杂质纵向扩散，从而降低欧姆接触性能。这需要仔细平衡离子注入的工艺条件。另一种成本相对较低且易于实施的方法是将玻璃旋涂技术用于β-Ga2O3掺杂。这种方法涉及将杂质溶液旋涂在材料表面，然后利用退火工艺通过扩散活化实现掺杂。与离子注入相比，这种方法避免了高能粒子轰击造成的晶格损伤，但存在较低的掺杂深度和浓度问题。

图3 β-Ga2O3 掺杂后接触特征

为了进一步优化欧姆接触，可以在金属和半导体之间构建一个具有高浓度和低功函数的中间半导体层。ITO，IGZO，和 AZO均已证明可与β-Ga2O3 的形成优异欧姆接触。

图4 β-Ga2O3 中间接触层后接触特征

二、氧化镓肖特基接触

肖特基触头以其整流特性而闻名对于β-GA2O3，高肖特基势垒高度有助于高击穿电压，而低肖特基势垒高度导致导通电压和整体电阻降低。对于β-GA2O3，半导体带在表面固有的向上弯曲使得肖特基势垒高度相对独立于金属类型。当与特定的β-Ga2O3接触时，某些金属的功函数与肖特基势垒高度之间存在一定的相关性。β-Ga2O3形成肖特基接触时，Pd、Ni、Pt和Au的肖特基势垒高度和电流输运模型。他们的研究发现，在（010）取向的β-Ga2O3室温下用这四种金属制备的SBD的理想因子范围为1.03-1.09，热离子发射是Ni、Pt和Pd的主要电流传输模式。

表 2 （010）β-Ga2O3不同金属的肖特基势垒高度

肖特基接触的质量会受到界面缺陷（如氧空位和有效施主掺杂剂）的严重影响，因此，SBD的整流特性也会受到严重影响。β-Ga2O3金属沉积前的高温退火可能会导致界面缺陷的修复和载流子浓度的降低。

图5 β-Ga2O3 SBD退火特性

介电层作为栅极氧化层或钝化层，是功率器件的关键材料。该氧化层的质量显着影响器件的电气性能和可靠性，影响阈值电压、导通电流和漏电流。因此，选择合适的氧化物并优化生长条件（包括生长方法、温度和工艺条件）至关重要。此外，应考虑对 β-Ga2O3以最小的缺陷密度进行预处理和沉积后处理实现优化的氧化物/半导体界面。一般来说，导带偏移（ΔEC）氧化物和半导体之间偏差将随着 ɛ 的增加而减少。需要注意的是，由于β-Ga2O3 禁带宽度为 4.5–4.9 eV，构建高ɛ/β-Ga2O3I 型接触具有挑战性，限制了 β-Ga2O3具有较强门控能力的介电选择的器件。图绘制了 Eg与 ɛ 对于某些电介质和 β-Ga2O3，说明了栅极泄漏电流和栅极控制能力之间的权衡。Al2O3和 SiO2电介质是两个研究最广泛的候选者，归因于他们的 I 型与 β-Ga2O3在大导带差下和价带偏移。

图6 介电常数和带隙

Al2O3相对介电常数为 ≈9 是用作 β-Ga2O3栅电介质最有吸引力的氧化物。ALD Al2O3和（−201） β-Ga2O3 之间的能带对齐，Eg 6.8 ± 0.2 eV，ΔEC 1.5 ± 0.2 eV 和 ΔEV 0.7 ± 0.2 eV。可以发现，不同的沉积方法和条件会导致不同的ΔEC和 ΔEV，甚至导致不同的界面接触类型。栅极泄漏电流与电子从β-Ga2O3沉积金属的运动密切相关。因此，较大 ΔEC在氧化物和β-Ga2O3之间较大 ΔEC可基于Frenkel-Pool和Fowler-Nordheim隧穿的传导机制减小电流。

图7 Al2O3和 β-Ga2O3 之间的能带对齐

氧化物和β-Ga2O3界面之间的界面阱密度低，会严重影响器件的可靠性和电气性能。

表 3. 不同电介质氧化物的关键参数

三、异质结接触

β-Ga2O3具有极其优越的材料性能，然而，为了实现高PFOM，PN结结构的实现在功率器件的制造中至关重要。对于二极管，p型材料的存在可实现出色的反向电气隔离。在 FET 的情况下，p 型材料有利于优化 BV 和 R 之间的权衡。近年来，p-GaN、CuI、Cu2O和NiO都用于制造β-Ga2O3异质结构。在这些p型材料中，由于其Eg 3.7–4 eV 和可调 p 型掺杂浓度，NiO在β-Ga2O3异质结结构研究中得到了相当大的关注。当对这种异质结结构施加正向偏置时，p 区和 n 区都会发生少数载流子注入，从而产生电导率调制效应，漂移区域的电阻显着降低。另一方面，当对结构施加反向偏置时，PN结的增强耗尽效应可以从根本上增加 BV。在半导体异质界面处形成新的能带结构，直接决定了异质结的作用和功能。使用射频磁控溅射在（−100）取向的β-Ga2O3上沉积了99纳米厚的NiO薄膜（99.201%纯NiO陶瓷靶）。磁控溅射技术是目前在β-Ga2O3表面生长NiO薄膜的主要方法。通过该技术生长的NiO薄膜表现出多晶形态，并依赖于缺陷诱导的电导率。该方法具有掺杂易控、生产成本低等优点。

通过沉积 Ti/Au 进行 β-Ga2O3n-contact和Ni为NiO欧姆接触，然后进行退火处理完成测试结构准备。随后，他们使用XPS来确定使用Ni的能带对齐。从能带对齐分析可以看出，NiO/β-Ga2O3接触产生显著的电子势垒，ΔEc在本实验中测得的电压为 2.68 eV。该势垒要高得多，可以产生显着的电子势垒，ΔEc在本实验中测得的电压为 2.68 eV。这意味着异质结结构表现出良好的整流特性。值得注意的一点是，从测试结果可以计算出异质结具有3.46 eV的高内置电位差。然而，当施加1.87 V的正向偏置时，实际二极管可实现电导率。如图23c所示，这是由于来自β-Ga2O3导带的电子通过界面态隧穿到NiO的价带中，并与空穴进行缺陷辅助复合以形成隧穿电流。