山西天成半导体SiC衬底致命缺陷降80%

近日，国内一家SiC衬底厂商取得了车规级的技术成果。

据山西天成半导体介绍，他们新开发的6英寸导电型SiC衬底的缺陷得到了非常好的抑制，其中部分TSD缺陷密度低至0个/cm2，而部分致命性缺陷BPD则低至32个/cm2。而在量产过程中，可以做到65%的衬底产品TSD＜100个/cm2、BPD＜100个/cm2。

相较于通常的车规级要求（500个/cm2），山西天成半导体的SiC衬底BPD缺陷降低了80%，而相比大多数企业（约800个/cm2），他们的BPD缺陷降低了87.5%左右。

该司表示，他们这一技术成果将有助于提升国产SiC MOSFET的“上车”进程和竞争力，增强汽车企业对国产SiC半导体的信心。

国产SiC MOS难上主驱

衬底BPD缺陷亟需降低

截至目前，SiC器件的国产化已经取得了较大突破，其中SiC二极管在光储充等领域的国产化程度已经非常高；国产SiC MOSFET已经实现“上车”，在新能源汽车的OBC和空调压缩机等环节实现了对部分进口产品的替代。

然而，在需求规模和增量最大的应用环节——汽车主驱电控——现阶段国产SiC MOSFET的应用案例极少，现阶段国内外碳化硅车型的主驱主要还是采用进口的SiC MOSFET。

据分析，未来5年SiC市场需求中70%的增量将来自于新能源汽车，其中主驱的需求最大。现阶段，可靠性是国产SiC MOSFET难“上车”主要阻碍，而SiC衬底是影响SiC MOSFET可靠性的关键之一。

SiC衬底通常会存在大量的微管（MPD）、螺型位错（TSD）、刃型位错（TED）、基面位错（BPD）和堆垛层错（SF）等缺陷，而由于主驱级SiC MOSFET的芯片尺寸通常较大（约25mm2），对缺陷更为敏感。

在同样衬底缺陷密度时，SiC MOSFET的芯片尺寸越大，其芯片良率和可靠性就越低。研究报告显示，当缺陷密度为1.69个/cm2时，4mm×4mm芯片的良率可以达到87%，而10mm×10mm芯片的良率就会掉到49%左右，大大降低了可用芯片的数量和可靠性。

因此，要达到车规级就亟需要进一步降低衬底的衬底位错，尤其是对器件性能影响较大的TSD和BPD。

目前，SiC衬底的微管缺陷密度已经接近于零，而TSD和TED基本不影响最终的碳化硅器件的性能，而BPD则会引发器件性能的退化，导致器件性能和可靠性下降，因此许多SiC厂商对车规级衬底和外延的BPD缺陷缺陷密度提出了较高要求。

根据道康宁的衬底等级分类，用于车规级SiC MOSFET的衬底通常要求BPD缺陷密度≤500个/cm2，而TSD缺陷密度要≤300个/cm2。

不同SiC器件对衬底缺陷的要求 来源：道康宁

根据昭和电工的研究，如果衬底的BPD超过5000个/cm2，外延阶段将BDP缺陷降低至4个/cm2，但是整体的芯片良率（10mm×10mm）也只有74%。

SiC衬底和外延BPD缺陷对晶圆良率的影响 来源：昭和电工

而且，尽管在SiC外延生长过程中，可以将衬底中的BPD缺陷转化为对器件无害的TED，然而在大电流条件下，衬底中的BPD缺陷依然会导致器件发生失效，因此开发更低BPD缺陷密度的SiC衬底对于车规级SiC MOSFET尤为重要。

天成半导体：

SiC衬底BPD缺陷低至32个/cm2

近日，山西天成半导体宣布，他们在6英寸导电型4H-SiC衬底的位错缺陷控制方面取得新的进展，他们通过PVT长晶法，开发出了“TSD”密度为零和BPD密度低至32个/cm2的6英寸导电型4H-SiC单晶衬底制备。

为了统计6英寸导电型4H-SiC衬底的缺陷情况，山西天成半导体团队使用熔融 KOH对衬底进行选择性蚀刻。

测试结果显示，6英寸导电型4H-SiC衬底（型号SXTCB02306N-24）的BPD缺陷密度为32个/cm2，TSD缺陷密度为13个/cm2。

SXTCB02306N-24衬底缺陷情况

6英寸导电型4H-SiC衬底（型号SXTCB05304N-23）的BPD缺陷密度为135个/cm2，TSD缺陷密度为0个/cm2。

SXTCB05304N-23衬底缺陷情况

6英寸导电型4H-SiC衬底（型号SXTCB05304N-14）的BPD缺陷密度为187个/cm2，TSD缺陷密度为1个/cm2。

SXTCB05304N-14衬底缺陷情况

行业专家分析，以往通过PVT法生长的6英寸SiC衬底中，BPD密度大约为2000个/cm2，现阶段较为优秀的商用6英寸导电型4H-SiC衬底的BPD密度在800个/cm2以下，优值小于500个/cm2。据山西天成半导体透露，在实际量产过程中，他们的6英寸SiC衬底的TSD普遍低于100个/cm2，BPD普遍低于100个/cm2，这些优值占公司衬底总产能的65%。

从上述测试结果可知，山西天成半导体的研究团队已经实现了车规级高质量6英寸导电型 4H-SiC单晶衬底的制备，并且衬底的关键位错缺陷得到了有效控制，其TSD密度和BPD密度远低于大多数企业，处于行业领先水平。

除了6英寸SiC单晶衬底外，今年6月，山西天成半导体还实现了8寸SiC单晶技术研发突破，开发出了直径为202mm的8寸SiC单晶，各项参数指标良好。该公司表示，接下来，他们将通过碳化硅生长工艺及生长设备研制，通过优化温场、炉体参数，提高良品率等技术手段，为客户提供车规级低缺陷密度的8寸SiC单晶衬底，形成行业竞争力。

天成半导体成立于2021年8月成立，由第三代半导体材料领域高层次人才发起，团队常年深耕碳化硅单晶衬底制备科研领域，技术方面具有核心竞争优势。该公司的技术研发和生产涉及碳化硅粉料合成、装备设计、热场设计、长晶工艺等制造全流程，形成了碳化硅衬底材料生产的优势闭环。

目前，该公司已经位于山西太原中北开发区的项目一期已经建成投产，产能正在快速爬坡中，建设完成后可年产5万片碳化硅衬底。2024年该公司还将开始建设项目二期，包括厂房扩建、设备扩充以及构建多条切磨抛加工线。

来源： 行家说三代半

*声明：本文由作者原创。文章内容系作者个人观点，宽禁带半导体技术创新联盟转载仅为了传达一种不同的观点，不代表本联盟对该观点赞同或支持，如果有任何异议，欢迎联系我们。