不同缓冲层生长条件下4H-SiC外延缺陷的研究 - 新闻通知中关村天合宽禁带半导体技术创新联盟

缓冲层优化是减轻缺陷从衬底到外延层的传播并防止应力诱导缺陷产生的关键技术。已有多种方法用于改善外延层的晶体质量。事实证明，缓冲层生长过程中较慢的生长速率和逐渐增加的氮气流量有利于减少 BPD 传播到外延层中。通过重组增强缓冲层也证明了 BPD 的减少。降低温度也被发现有利于 BPD 的减少。衬底到缓冲层之间的掺杂分布会影响外延层中的 BPD 传播和转换。较厚的缓冲层也有利于减少外延层中的胡萝卜缺陷。本文研究了衬底到缓冲层掺杂的斜坡过渡及其对外延层缺陷的影响。

在沉积缓冲层之前，对衬底进行表面蚀刻。即使衬底表面已抛光，残留的亚表面损伤仍可能存在（图 1，A-B）。理想情况下，在外延之前需要清楚地描绘出表面上的台阶，并且需要通过蚀刻去除表面损伤。

缓冲层的组成及其优化可以分为三个主要部分：

1）衬底到缓冲层的掺杂转变（图 1，B-C）：市面上衬底基底的掺杂浓度约为 1e19 cm-3，而典型的缓冲层掺杂浓度约为 1e18 cm-3。因此，衬底和缓冲层掺杂之间的差值约为 9e18 cm-3。掺杂浓度的巨大变化会导致晶体层之间的错位，如果过渡过于突然，则会引起单位长度上的高应力。通过引入斜坡式衬底到缓冲层的掺杂过渡，可以降低这种高应力条件。

2）缓冲层（图 1，C-D）：对于碳化硅外延，通常选择掺杂目标为约1e18cm-3 的缓冲层。衬底中的缺陷是否会传播到外延层取决于缓冲层厚度、C/Si 比、生长速度和其他因素。

3）缓冲层到漂移层的掺杂过渡（图 1，D-E）：在商业应用中，漂移层（E-F）的典型掺杂浓度约为 1e16 cm-3。因此，在 D-E 处会出现约1e18 cm-3 到 1e16 cm-3 的转变。这两层（D-E）之间的掺杂浓度差大约比 B-C 层低一个数量级。因此，D-E 过渡的应力影响预计将小于 B-C 过渡的应力影响。

在目前的工作中，研究主要集中在衬底到缓冲层的掺杂过渡及其对外延层缺陷的影响。此外，还进行了缓冲层生长速率及其对外延层缺陷密度影响的实验。

■ 图1：衬底-表层横截面图。A-B 层表示晶片衬底上的表面损伤层。B-C 为衬底和缓冲层之间的掺杂变化区域。C-D 为缓冲层。D-E 为缓冲层和漂移层之间的掺杂过渡区。E-F 为漂移层。

01.

实验

所有测试都使用了商用外延反应器。除特别说明外，生长条件与之前描述的相似。所有运行的温度、压力和碳硅比都是固定的。在每次测试中，在缓冲层生长之前，首先在反应器中以 1550 °C 的氢气环境对衬底进行蚀刻。

初步测试的重点是图 1 所示 B-C 层的影响，我们认为该层对减少外延层中的缺陷非常重要。图 2a 显示了在氮气流量急剧增加的情况下生长的缓冲层的 SIMS 掺杂曲线，与图 2b 中的实线相对应。在实验 1 中，引入了氮气流（图 2b 中的 AB），以实现 ~1e18 cm-3 的掺杂目标。氮气流持续的时间计算得出缓冲层厚度为 1 微米。第二项测试，即实验 2，使用了较高氮气流量的初始条件（图 2b 中的 A'B'），以达到 ~7e18 cm-3 的掺杂目标，然后该流量逐渐下降，以达到 ~1e18 cm-3 的最终目标（例如，图 2a 中的虚线）。通过改变图 2b 中的 B-D 值，斜坡下降时间从实验 2 中的 1 分钟变为实验 3 中的 4 分钟，以研究其效果。

■ 图 2：a) 实线表示实验 1 中缓冲层的氮气流动步骤和相应的 SIMS 曲线。虚线表示较慢的斜坡过渡概念。b) 图中显示了从衬底层到缓冲层过渡时的氮气流动步骤。实线表示衬底层到缓冲层掺杂突然变化时的氮气流。虚线表示缓冲层掺杂阶跃转变时的氮气流动步骤。

此外，还研究了缓冲层生长速度对外延层缺陷的影响。为了改变生长率，在保持 C/Si 比率不变的情况下，改变硅源的流量。最后比较了不同条件下外延层的各种缺陷（图 3）。在 LASERTEC 的 SICA88 上使用光致发光（PL）成像技术分析了在各种衬底-缓冲层掺杂斜率和生长速率条件下生长的外延层。开尔文探针显微镜（Semilab，CnCV）用于研究这些外延层的表面电压电位和泄漏。

■ 图 3：碳化硅外延中的基底面位错 (BPD)、堆垛层错 (SF) 和凹坑

02.

讨论

初步实验的重点是图 1 中衬底到缓冲层过渡步骤 B-C 的影响。在实验 1 中，氮气流在外延生长开始时瞬时进入反应器，其流速使缓冲层的掺杂浓度达到 ~1e18 cm-3。掺杂浓度从衬底中的 ~1e19 cm-3 突然变为缓冲层中的 1e18 cm-3，这在衬底与缓冲层界面上产生了与失配相关的高应力。为了减轻与错配相关的应力，实验 2 开始时氮气流量较大，目标掺杂量为 ~7e18 cm-3，然后逐渐减少流量，在 1 分钟内使缓冲层的最终掺杂量达到 1e18 cm-3。最后，实验 3 重复了实验 2，只是在 4 分钟内减少氮气流量。所有 3 个实验的缓冲层厚度相同。

■ 图 4：不同缓冲层斜坡条件下的a) 基底面位错 (BPD) 和 b)堆垛层错 (SF) 密度

图 4a 中的结果显示，实验 1 中从衬底层到缓冲层的掺杂突然过渡时，衬底面位错（BPD）密度较高。当衬底层到缓冲层的掺杂在 1 分钟内逐渐减少时，BPD 密度降低。当下降时间增加到 4 分钟时，BPD 密度进一步降低。同样，在图 4b 中，在较慢的斜坡条件下也观察到了堆垛层错的减少。虽然这种改善的原因还需要进一步的详细研究，但我们认为缺陷的减少是由于衬底层到缓冲层掺杂的分级过渡造成的应力松弛。使用斜坡条件生长的外延层没有出现缺陷退化，因此我们认为这种方法比突然的缓冲层条件更可取。不过，需要考虑的是，增加斜坡条件和延长斜坡时间会影响生产的总体产量。

■ 图 5：a) 在不同缓冲层掺杂斜坡条件下生长的外延层的表面泄漏等值线图；b) delta 电位 (dV) 图，显示斜坡缓冲层条件下泄漏状况的改善。

通过开尔文探针显微镜对实验 1-3 中的外延层进行了表面电位成像。如图 5b 所示，与实验 1 相比，实验 2 和实验 3 观察到的表面泄漏更低。我们认为，delta 电位的降低是由于采用斜坡式降低衬底-缓冲层掺杂条件改善了外延层的晶体质量。

我们还研究了缓冲层生长速率对外延层缺陷的影响。结果发现，如图 6a 所示，较高的生长率会减少BPD。要解释缓冲层生长率越高，BPD 越好的原因，还需要进一步研究。

在表层生长过程中，硅和碳原子不仅会复制晶体结构，还会沿着位错线复制表面缺陷。我们认为，当 Si 原子和 C 原子以更快的速度到达表面时，BPD 沿基底面的复制在能量上会变得不那么有利，因此它们会选择更容易的路径，通过形成 TED 垂直于基底面。

如图 6b 所示，生长率越高，表面凹坑的数量就越多。需要进一步优化生长条件，以减少表面凹坑。

■ 图 6：不同缓冲层生长率下的a) 基底面位错 (BPD) 和 b) 基坑密度

03.

总结

在本研究中，研究了从衬底层到缓冲层的突然掺杂变化与斜坡式掺杂变化及其对外延层缺陷的影响。研究发现，与衬底层到缓冲层的突然掺杂过渡相比，从衬底层到缓冲层的斜坡式掺杂过渡有利于减少 BPD。我们认为，这种减少是由于在从衬底到缓冲层的过渡步骤中，与失配相关的应力发生了松弛。我们还研究了缓冲层生长速度对缺陷密度的影响。研究发现，较高的生长率有利于减少 BPD，但缺点是会增加凹坑的形成。未来的研究将针对缓冲层生长步骤中其他生长参数（如温度和压力）的影响。

* 文章编译仅供参考。

本文来源：

Study of Defects in 4H-SiC Epitaxy at Various Buffer Layer Growth Conditions 、芯TP

本文作者：

Tawhid Rana, Jun Wu, Gil Chung, Kevin Moeggenborg, Matthew Gave

参考来源

[1] N. Piluso et al., Materials Science Forum 963, 91 (2019)

[2] Takeshi Tawara et al., Materials Science Forum 897, 419 (2017)

[3] H. Itoh et al., Materials Science Forum 1004, 71 (2020)

[4] L. Yang et al., Journal of Crystal Growth 531, 125360 (2020)

[5] Y. Daigo et al., Materials Science Forum 963, 97 (2019)

[6] Y. Mabuchi et al., Journal of Crystal Growth 531, 125360 (2020)