「论文」基于瞬态换流回路设计的3.3kV全碳化硅功率模块并联应用（上）

作者：孙建，胡博，宋高升

三菱电机机电（上海）有限公司

摘要

碳化硅(SiC)功率模块的应用可以降低功率损耗，提高电力电子设备的性能，但是有时单支SiC功率模块的额定电流不能满足系统需求，特别是在2000Vdc以上的高压应用场合。在这种情况下，需要SiC功率模块并联应用。在并联应用中，功率模块开关的瞬态一致性非常关键，对此本文提出了瞬态换流回路(Transient Commutation Loop-TCL)的设计思路，旨在保证相互并联的功率模块之间良好的电流平衡，同时降低SiC MOSFET关断时VDS上的浪涌电压。本文对基于瞬态换流回路设计的3.3kV全碳化硅功率模块并联应用进行了测试，实测波形表明，并联的功率模块具有良好的瞬态表现。

1.功率模块选择

本设计采用2只全碳化硅功率模块FMF750DC-66A（3.3kV/750A）进行并联。图1和图2分别为该功率模块的外观和内部拓扑图。

图1 FMF750DC-66A的封装

图2 FMF750DC-66A的内部拓扑

2.高压碳化硅MOSFET模块并联应用的要点

在并联应用中，为了使功率模块在稳态时达到好的均流效果，需要对功率模块的一些参数进行严格的筛选，例如 VGS(th), VDS(on)和VSD，使相互并联的功率模块的这些参数值尽可能接近。漏极与源极之间的通态电阻受芯片的结温影响很大，因此要保证相互并联的功率模块的散热设计要一致。

在开通和关断的瞬态过程中，驱动信号的一致性对模块的均流效果影响很大，需要保证相互并联的模块开通和关断信号的同步。

另外，结构设计在并联应用中也非常重要。换流回路中的杂散电感会影响模块开关瞬间的 di/dt 和dv/dt，对模块的均流有很大影响。本文主要介绍在高压碳化硅功率模块并联应用中的瞬态换流回路设计。

3.瞬态换流回路设计

瞬态换流回路即是在换流过程中考虑了回路中杂散参数的影响，如图3所示：

LC为直流电容内部的杂散电感，Lbar是叠层母排内部的杂散电感，Rbar是回路中的寄生电阻。

在功率模块并联设计中，瞬态换流回路设计是一种新的设计方法，将换流回路中的杂散参数作为设计目标。

瞬态换流回路设计分为两部分，分别为单元换流回路设计（Unit Transient Commutation Loop-UTCL）和系统换流回路设计（System Transient Commutation Loop-STCL）。

3.1 单元换流回路设计

换流回路中的杂散参数会影响碳化硅模块开通和关断瞬间的di/dt，单元换流回路的设计目标就是要确保相互并联的功率模块之间其瞬态换流回路中的杂散参数尽可能接近，从而控制di/dt来达到好的均流效果。

首先要根据实际的工作条件对瞬态换流回路进行提取。在整流器或逆变器中，不同工况下的瞬态换流回路是不同的，所以识别并正确的提取瞬态换流回路十分重要。

其次，需要对提取出来的瞬态换流回路进行简化。在换流回路中会存在很多的杂散参数，比如杂散电感、耦合电容以及寄生电阻等。其中的一些参数对设计有影响，也有一些参数没有影响，因此需要对瞬态换流回路进行简化，去除对设计没有影响的杂散参数。

本设计采用2只FMF750DC-66A进行并联，依据结构对称性设计的母排如图4。为了对瞬态换流回路进行简化，对该母排进行了相应的仿真，得到了母排中的杂散参数如表1所示。

图4 FMF750DC-66A并联应用的叠层母排设计

表1 叠层母排中杂散参数的仿真结果

依据公式3.1及叠层母排杂散参数的仿真结果，可以发现杂散电感是本设计中影响并联效果的主要因素，其它的杂散参数可以不用考虑。

从仿真结果来看，模块1和模块2的单元换流回路中杂散电感参数是一样的，有助于控制两只模块开通和关断瞬间di/dt的一致性，从而达到好的均流效果。

3.2 系统换流回路设计

系统换流回路中的杂散电感会影响功率模块关断时刻漏极和源极之间的浪涌电压，所以系统换流回路设计的目标是降低回路中的杂散电感，从而保证功率模块工作在反向偏置安全工作区（reverse bias safe operation area-RBSOA）内。

图5 FMF750DC-66A的RBSOA

通过仿真得到功率模块并联后叠层母排内的杂散电感Lbar约为20nH, 可以看出并联之后的杂散电感相比单一模块回路内的杂散电感要低。

基于FMF750DC-66A之前的测试结果以及公式3.2，可以计算出本设计中功率模块关断时刻漏极和源极之间的尖峰VDS-PEAK电压约为2170V，其在FMF750DC-66A的安全工作区范围内。

计算条件：

Udd=1800V, di/dt=8kA/us, 等效母排杂散电感Lbar=20nH, Lc=20nH, LS-MOS=5nH.

4.测试结果

4.1 并联测试结果

本设计基于2只FMF750DC-66A并联应用搭建了测试平台，并进行了相关测试。

测试条件:

VDD=1800V,ID=750A,Ls=47nH,Rg(on)=2//2.2Ω,Rg(off)=0.5Ω,Rb=0.1Ω,VGS=+17/-10V, Tj=25℃,感性负载.

图6为测试平台图片；图7为功率模块开通时刻的波形；图8为功率模块关断时刻的波形；图9为功率模块短路测试的波形。

图6 测试平台

图7 功率模块开通时刻波形