请选择 进入手机版 | 继续访问电脑版

美国纽约州立大学理工学院(SUNY Poly)在4H-碳化硅(SiC)横向金属氧化物半导体场效应晶体管(MOSFET)的性能创下了新的纪录。0.3μm沟道、2.5μm栅漏间距实现了7.7mΩ-cm2导通电阻和450V击穿电压。研究成果发表在IEEE Transactions OnElectron Devices。

需求背景

在功率集成电路应用中,由于SiC具有3MV/cm击穿临界电场,比硅大一个数量级,SiC器件正在寻求取代成熟的硅技术。SiC基器件面临的一个挑战是如何同时实现低导通电阻与高击穿电压。

研究进展

研究人员采用不同尺寸设计了多种MOSFET,如下图所示,并在美国X-FAB 6英寸晶圆代工厂制造,衬底采用了6μm的重掺n+漂移层。

图1:(a)示意图

(b)600V 4H-SiC侧向MOSFET的扫描电子显微镜横截面图

工艺过程

p型区域采用铝离子植入,顶区形成了单减少表面场(RESURF)结构。结合p+体区域,p顶区组成同心浮动场环和结-端-延(JTE)结构,实现混合-JTE边缘端。p阱使积累模式和反转模式的沟道得以实现。积累模式一般会导致较低的导通电阻(RON,sp)。

高温氮离子植入创建n+源和沟道终止区。在碳帽下,在1650℃下退火10分钟后进行掺杂。栅极绝缘采用1175℃干式氧化,并在氧化氮(NO)中退火。在对栅极氧化物进行图案化后,施加层间电介质(ILD)。然后使用镍进行自对准硅化物晶体管形成工艺。随后在900℃或1000℃下进行快速热退火(RTA)。较高的温度导致较低的接触电阻。通过4μm的铝沉积以及氮化物/聚酰亚胺正面钝化来完成器件制造。

器件结构

该设备的横向布局由多个以源极或漏极为中心的叉指组成。以减轻外围P+区域的电场拥挤并扩展水平耗尽层,以达到器件的指定击穿电压。以源为中心的方法在没有边缘端接的情况下实现了100V的600V阻断电压。相比之下,在以漏极为中心的器件中,这种阻塞仅限于280V。与室温(25°C)相比,高温下器件的导通电阻降低。最低温度为125°C,但在最高200°C的范围内,导通电阻仍低于室温。RON从125°C起上升,sp可能是由于其他高温电阻的控制。

图2:横向MOSFET的漏极中心布局的简化拓扑图,(a)有/(b)没有边缘端, (c)源极中心布局方法。未显示栅极。

优势对比

以源极为中心的方法在没有边缘端接的情况下实现了600V的100μA阻断电压。相比之下,在以漏极为中心的器件中,这种阻断被限制在280V。在没有p-top RESURF结构的器件中,无论布局如何,这种阻断被限制在180V。在以漏极为中心的MOSFET中进行边缘端接,可以实现与以源极为中心的器件相当的600V阻断。

与室温(25℃)相比,器件的导通电阻在高温下有所下降。最低值在125℃时出现,但在高达200℃的范围内,导通电阻继续低于室温。研究人员指出:“RON,sp从125℃及以后的增加可能是由于其他电阻在高温下的发挥作用,如JFET、接触、金属和漂移电阻。”

通常,这些器件的栅漏距离为5μm。一个以源极为中心的器件,栅漏极间距较小,为2.5μm,沟道长度为0.3μm,仍然可以实现合理的450V击穿电压,最低的RON为7.7mΩ-cm2。450V对应于180V/μm的阻断,而5μm栅漏器件(0.5μm通道)的阻断电压为120V/μm。

资金支持

研究工作得到了美国能源部能源效率和可再生能源办公室(EERE)与北卡罗来纳州立大学美国电力研究所部分资金支持。


路过

雷人

握手

鲜花

鸡蛋
返回顶部